通信工程本科毕业论文选题

下面是好好范文网小编收集整理的通信工程本科毕业论文选题，仅供参考，欢迎大家阅读！

课题名称：基于FPGA的交通灯控制设计

1. 综述本课题国内外研究动态，说明选题的依据和意义

FPGA以其不可替代的地位及伴随而来的极具知识经济特征的IP芯片产业的崛起，正越来越受到业内人士的密切关注。FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言(Verilog或VHDL)所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器(Flip-flop)或者其他更加完整的记忆块。系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。FPGA包括了一些相对大数量的可以编辑逻辑单元，FPGA逻辑门的密度在几万到几百万个逻辑单元之间。在系统结构上FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。

目前应用比较广泛的硬件描述语言就是VHDL(Very HighSpeed Integrated Circuit Hardware Description Language)，它最早是由美国国防部提出来的。VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计，支持结构、数据流、强，因此在实际应用中越来越广泛。VHDL的主要特点有:作为硬件描述语言的第一个国际标准，VHDL具有很强的可移植性;具有丰富的模拟仿真语句和库函数，随时可对设计进行仿真模拟，因而能将设计中逻辑上的错误消灭在组装之前，在大系统的设计早期就能查验设计系统功能的可行性;设计层次较高，用于较复杂的计算时能尽早发现存在的问题，从而缩短设计周期;VHDL的设计不依赖于特定的器件，方便了工艺的转换;支持大规模设计的分解和已有设计的再利用;对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动地把VHDL描述设计转变成门级网表;VHDL用源代码描述来进行复杂控制逻辑的设计，灵活又方便，同时也便于设计结果的交流、保存和重用。

随着硬件描述语言VHDL的普及以及FPGA器件的广泛应用，它必将在硬件设计领域发挥更为重要的作用。

2. 研究的基本内容，拟解决的主要问题

(1) 交通灯的设计方案;

(2) 该系统具有显红、黄、绿三种指示灯，依次循环交通灯等功能;

(3) 各功能模块的设计与实现;

(4) 如何用VHDL编写源程序;

(5) 根据要求实现的功能完成相关各模块源程序的设计;

(6) 对所构造的电路进行仿真，调试。

(1) 设两组红绿灯方向分别为A、B，当B方向的红灯亮时，A方向对应绿灯亮，由绿灯转换成红灯的过渡阶段黄灯亮，即B方向红灯亮的时间等于A方向绿灯和黄灯亮的时间之和。同理，当A方向的红灯变亮时，B方向的交通灯也遵循此规则。各干道上安装有数码管，以倒计时的形式显示本道各信号灯闪亮的时间。

(2) 整个系统主要由分频模块、控制模块、计数模块、分位模块以及显示电路构成。分频模块主要将系统输入的基准时钟信号转换为1 Hz的激励信号，驱动计数模块和控制模块工作。

控制模块根据计数器的计数情况对交通灯的亮灭及持续时间进行控制，并通过分位电路将灯亮时间以倒计时的形式通过数码管显示出来。

计数模块主要实现累加循环计数，计数的最大值由键盘输入控制，输出的计数值为控制模块的灯控提供参考。

分位模块的设计主要是将灯亮时间分为十位和个位，通过两个相应的数码管分别显示出来。

(3) 利用硬件描述语言VHDL编程，借助Altera公司的QuartusⅡ软件环境下进

行编译及仿真测试，通过FPGA芯片实现一个实用的交通信号灯控制系统，设计采用EDA技术，不但大大缩短了开发研制周期，提高了设计效率，而且使系统具有设计灵活，实现简单，性能稳定的特点。

3. 研究步骤、方法及措施

(1)硬件设计

硬件设计运用EDA技术，采用并行技术和自上而下的设计方法，在顶层进行层次划分和结构设计。 为实现交通灯控制的功能，完成设计要求，采用模块化设计。 本设计预计分为四个模块：时钟分频模块;控制模块;计数模块;分位模块。 交通灯各模块模块划分如下图1所示。

①分频模块主要将系统输入的基准时钟信号转换为1 Hz的激励信号，驱动计数模块和控制模块工作。

②控制模块根据计数器的计数情况对交通灯的亮灭及持续时间进行控制，并通过分位电路将灯亮时间以倒计时的形式通过数码管显示出来。

③计数模块主要实现累加循环计数，计数的最大值由键盘输入控制，输出的计数值为控制模块的灯控提供参考。

④分位模块的设计主要是将灯亮时间分为十位和个位，通过两个相应的数码管分别显示出来。

(2)软件设计

将系统分成的四部分利用VHDL的编程语言在QuartusII的仿真环境进行来实现时钟分频、交通灯控制，数码管计数和交通灯灯亮时间分位等模块功能。并进一步进行模拟仿真进行验证结果是否满足课题要求。

(3)下载仿真 将利用VHDL语言在QuartusII的环境下整体设计的交通灯运行和控制的程序烧制一下，再利用EDA实验箱，将其下载到EDA的实验箱并设置相关按钮进行仿真测试来验证所做交通灯控制器的效果。

4. 研究工作进度

第5周 收集相关资料。

第6周 设计方案，包括系统设计、原理图设计。

第7周~第13周 采用QUARTUS II实现系统设计、调试。

第14周~第15周 下载、系统改进，并进行毕业论文的撰写。

第16周 修改并提交最终版毕业论文。

第17周 毕业答辩。

5. 主要参考文献

[1] 曾繁泰,侯亚宁.可编程器件应用导论[M].北京:清华大学出版社, 2001.

[2] 潘松,黄继业.EDA技术实用教程(第二版) [M].北京:科学出版社,2005.

[3] 潘松,王国栋.基于EDA技术的CPLD /FPGA应用前景[J].电子与自动化,1999.

[4] 唐颖.EDA技术与单片机系统[J].现代电子技术, 2001.

[5] 王宝国,宗鸣,王凤翔.复杂可编程逻辑器件(CPLD)在DSP交流电机控制系统中的应用[J].电机与控制学报, 2001.

[6] 侯伯亨.VHDL 硬件描述语言与数字逻辑设计.西安:西安电子科技大学出版社,2001.

[7] 付家才.EDA 原理与应用[M].北京:化学工业出版社,2001.

[8] 徐志军,徐光辉.CPLD/FPGA的开发和应用[M].北京:电子工业出版社,2002.

[9] 曾繁泰,陈美金.VHDL程序设计[M].北京:清华大学出版社,2001.

[10] 黄正瑾.在系统编程技术及其应用[M].南京:东南大学出版社,1998.